Verilog-Project

Projeto de uma unidade lógica e aritmética baseada em uma sequência de operações para a placa DE10 - LITE. É uma microarquitetura composta por registradores, memório rom, um bloco com uma Arithmetic Logic Unit, uma máquina de estados do modelo de Moore e as respecitivas diretivas para se trabalhar com a placa mencionada. Há também o .csv para o pin planner da placa dentro do ambiente de desenvolvimento do Quartus.