S12

Sesión de Teoría 12: NanoRISC-V Monociclo (II)

• Tiempo: 2h
• Objetivos de la sesión:
  • Hacer los ejercicios del procesador Monociclo

Contenido

• Introducción
• Autores
• Licencia
• Créditos
• Enlaces

Introducción

Para comprender bien el funcionamiento del procesador Monociclo, dedicaremos esta sesión a la realización de los ejercicios planteados en la sesión anterior

Autores

• Katia Leal Algara
• Juan González-Gómez (Obijuan)

Licencia

Créditos

• Muchas gracias a Steven Ho. de la Universidad Berkely, por la publicación del curso: CS61C: RISC-V CPU Datapath, Control Intro [PDF]

Enlaces

• CS61C: RISC-V CPU Datapath, Control Intro [PDF]. By Steven Ho. Berkeley University
• Universidad Rey Juan Carlos de Madrid
• Escuela Técnica Superior de Ingeniería de Telecomunicaciones (URJC)